В статье описывается логическое моделирование цифровых КМОП схем при помощи диаграмм троичных решений. Производится оценка затрачиваемой схемой мощности как пример использования такого моделирования. Как вводная информация объясняется сутью представления Булевых функций в виде диаграмм двоичных решений (BDD). Для описания неполно определенных Булевых функций вида f: Tn->T, T={0,U,1} представляются диаграммы троичных решений (TDD) и вводится понятие последовательно-паралельных диаграмм троичных решений (SP-TDD). На основе представления КПОМ схемы в виде SP-BDD описывается алгоритм построения SP-TDD модели цифровых КМОП схем. Логическое моделирование цифровых схем с использованием TDD дает возможность оптимизации цифровой схемы и оценки параметров цифровой схемы с учетом третьего, неопределенного состояния вентилей. В работе производится логическое моделирование цифровой схемы и оценка потребляемой схемой мощности. В случае TDD представления оценка потребляемой мощности имеет интервальное значение, так как в модели существуют узлы с неопределенным значением и, следовательно, с неопределенным переключением. В последующем эти интервальные значения можно уточнить путем наложения дополнительной информации.
The paper describes the logic simulation of digital CMOS circuits using ternary decisions diagrams(TDD). Also in this paper is done the interval estimation of power consumed by the scheme as an example of the use of such modeling. As an introduction there are explained representation of Boolean functions in the form of a binary decision diagram (BDD). To describe incompletely specified Boolean functions of the form f: Tn-> T, T = {0, U, 1} there are proposed the ternary decisions diagrams (TDD) and it’s special type - series-parallel ternary decisions diagrams (SP-TDD). On the basis of the SP-BDD representation of CMOS scheme explained the SP-TDD representation of CMOS scheme described the algorithm for constructing the SP-TDD model of CMOS circuits. Logical simulation of digital circuits using TDD enables optimization of digital circuits and estimation of the parameters of digital circuits with the gates in indeterminate state. In this paper is made logical modeling of digital CMOS circuit and estimation of the power consumed by the scheme. In the case of TDD the consumed power it is a interval value, as there are gates in the scheme with an undefined state, and therefore uncertain switching. Subsequently, these interval values can be improved by imposing additional information.
1. Глебов А. Л., Гурарий М. М., Жаров М. М. и др. Актуальные проблемы моделирования в системах автоматизации схемотехнического проектирования. М.: Наука, 2003. 436 с.
2. Bryant R. E. Graph-based algorithms for Boolean function manipulation // IEEE Trans. on Computers, v.C-35, 1986, pp.677-691.
3. Glebov A. L., Blaauw D., Jones L. G. Transistor reordering for low power CMOS gates using SP-BDD representation // Int. Symp. on Low Power Design, Dana Point CA, 1995, pp.161-166.
4. Glebov A. L., Gavrilov S. V., Blaauw D. et. al. Library-Less Synthesis for Static CMOS Circuits // ICCAD-97, pp.461-467.
5. Jennings G. Symbolic Incompletely Specified Functions for Correct Evaluation in the Presence of Indeterminate Input Values // Proc. of 28th Annual Hawaii Int. Conf. on System Sciences, 1995, pp.23-31.
6. Kleene S. C. Introduction to Methamatematics / Amsterdam: North-Holland Publishing Co., 1952. 576 p.
7. Meinel C., Theobald T. Algorithms and Data Structures in VLSI Design. Berlin: Springer-Verlag, 1998. 123 p.
8. Popel D. V. Visualization and Manipulation of Incomplete and Uncertain Dependencies by Decision Diagrams // Journal of Universal Computer Science, v.11, pp.1849-1862.