Представлен модуль цифрового фильтра с конечной импульсной характеристикой без умножителей, работающий по принципу распределенных вычислений. Основные характеристики модуля: возможность настройки порядка, разрядности входного и выходного сигналов и коэффициентов; малая латентность по сравнению с классической структурой; доступность для реализации на программируемых ресурсах ПЛИС FPGA. Представление чисел – в дополнительном коде, формат с фиксированной точкой. Проанализированы возможности реализации модуля на базе ПЛИС FPGA. Приведена структура фильтра, в состав которой входят регистры, оперативная память, сумматор, управляемый инвертор, управляющий автомат, счетчик, комбинационная логика. Получены зависимости от настраиваемых параметров фильтра разрядностей его элементов и шин, длительностей управляющих сигналов, и др. Приведены результаты функционального моделирования модуля при заданных параметрах. Рассмотрены вопросы, связанные с ограничениями применения фильтров на базе ОЗУ.

Multiplier-free distributed digital filter with finite impulse response is presented. The main characteristics of the filter are: the possibility of adjusting such filter’s parameters as order, input and output signals capacity, coefficients; low latency in comparison with classical structure; availability for implementation on the base of programmable resources of the FPGA. There is two’s complement, fixed-point number representation in a filter. Possibilities of the filter implementation on the base of FPGA are analyzed. It is shown that filter consists of registers, RAM memory, adder, controllable invertor, finite state machine, counter, combinatorial logic. The dependencies of the filter’s elements and buses capacities, control signals durations, etc. from it’s given parameters are obtained. The results of the functional simulation of the filter are shown. The problems concerned with restrictions of using RAM-based digital filters are considered.