Проведен анализ применения фильтров без умножителей в устройствах цифровой обработки сигналов на этапе фильтрации с последующим понижением частоты дискретизации. Рассматривается тракт обработки, в котором фильтры с децимацией образуют каскад. Произведено сравнение каскада, состоящего из нескольких фильтров с конечной импульсной характеристикой, и каскада, включающего фильтр без умножителей. Приводятся сравнительные таблицы при реализации рассмотренных каскадов в ПЛИС. Показано, что фильтр без умножителей позволяет бороться с эффектами наложения при децимации, при этом имея небольшое затухание в полосе заграждения. Этот недостаток фильтра без умножений компенсируется в последующих фильтрах каскада, являющихся фильтрами с конечной импульсной характеристикой. Показано, что фильтры без умножений позволяют существенно сэкономить аппаратные ресурсы ПЛИС без потери качества тракта.

The paper deals with the using of multiply-free fir-filters in digital signal processing devices at the stage of filtration with subsequent down-sampling. Processing path in which decimation filters form a cascade is considered. A comparison of the cascade consisting of several filters with finite impulse response and one including the filter without multipliers is shown. In conclusion the comparative table in the implementation stages considered in FPGA is shown. It is shown that the filter without multipliers allows to deal with the effects of overlap during decimation, while having a small attenuation in stop band. This lack of a filter without multiplications offset by a subsequent filter stage, a filter with finite impulse response. It is shown that the filters without multiplications significant savings FPGA hardware resources without losing quality tract.